

ICS 31.080.30
CCS L 44



团 标 准

T/CASAS 045—2025
代替 T/CASAS 045—2024

碳化硅金属氧化物半导体场效应晶体管 (SiC MOSFET) 动态栅偏(DGS)试验方法

Dynamic gate stress (DGS) test method for silicon carbide metal-oxide semiconductor field effect transistor (SiC MOSFET)

2025-12-30 发布

2025-12-30 实施

第三代半导体产业技术创新战略联盟 发布

目 次

前言.....	II
引言.....	III
1 范围.....	1
2 规范性引用文件.....	1
3 术语和定义.....	1
4 原理.....	2
5 试验条件.....	3
6 仪器设备.....	3
7 样品.....	3
8 试验步骤.....	3
8.1 试验流程.....	3
8.2 初始值测量.....	4
8.3 施加应力.....	4
8.3.1 应力条件.....	4
8.3.2 应力波形.....	5
8.4 撤除应力.....	6
8.5 中间测量或终点测量.....	6
9 试验数据处理.....	6
10 试验报告.....	6
附录 A (资料性) SiC MOSFET 器件动态栅偏试验记录表.....	7
参考文献.....	8

前　　言

本文件按照GB/T 1.1—2020《标准化工作导则 第1部分：标准化文件的结构和起草规则》的规定起草。

本文件代替T/CASAS 045-2024《碳化硅金属氧化物半导体场效应晶体管（SiC MOSFET）动态栅偏（DGS）试验方法》（2024年11月19日发布）。

本文件与T/CASAS 045—2024相比，除编辑性修改外主要技术差异如下：

——主要对8.3 施加应力中的电压过冲、电压变化率进行了更精确的定义，对应力条件中表1的参数以功率模块和分立器件的试验条件（如开关频率、栅极电压变化率）进行了区分和细化，并增加了监测周期一致性的要求。对 9 试验数据处理 部分的失效判据，增加了关于阈值电压负漂移的谨慎判断说明，并补充了击穿电压测试的替代测试方法。

请注意本文件的某些内容可能涉及专利。本文件的发布机构不承担识别专利的责任。

本文件由第三代半导体产业技术创新战略联盟（CASA）制定发布，版权归CASA所有，未经CASA许可不得随意复制；其他机构采用本文件的技术内容制定标准需经CASA允许；任何单位或个人引用本文件的内容需指明本文件的标准号。

本文件主要起草单位：清纯半导体（宁波）有限公司、复旦大学宁波研究院、复旦大学、工业和信息化部电子第五研究所、忱芯科技（上海）有限公司、广电计量检测集团股份有限公司、东风汽车集团有限公司、杭州三海电子科技股份有限公司、中国科学院微电子研究所、深圳禾望电气股份有限公司、一汽旗新动力(长春)科技有限公司、北京华峰测控技术股份有限公司、宁波达新半导体有限公司、智新半导体有限公司、常州银河世纪微电子股份有限公司、上海维安电子股份有限公司、东莞南方半导体科技有限公司、中国电力科学研究院有限公司、深圳平湖实验室、湖北九峰山实验室、西安交通大学、江苏第三代半导体研究院有限公司、广东省东莞市质量监督检测中心、北京第三代半导体产业技术创新战略联盟。

本文件主要起草人：孙博韬、樊嘉杰、张清纯、刘盼、侯欣蓝、李世丹、项载满、雷光寅、陈媛、毛赛君、李汝冠、左元慧、张俊然、李钾、冯海科、汤益丹、谢峰、刘志强、宋鑫宇、刘惠鹏、袁琰、王民、张海涛、庄建军、史文华、张园览、刘鹏飞、罗润鼎、乔良、万玉喜、陈刚、袁俊、吴畅、王来利、杨奉涛、刘宗亮、李本亮、徐瑞鹏。

本文件于2024年首次发布，本次为第一次修订。

引　　言

碳化硅(SiC)金属氧化物半导体场效应晶体管(MOSFET)具有击穿电压高、导通电流大、开关速度快、功率损耗小、高温稳定性好等优点，被认为是最具前景的半导体器件之一，它具有能够大幅提高现有装置集成的功率密度、效率、高温工作能力以及抗辐射的能力，与此同时还降低了系统的体积和重量，因此在智能电网、光伏发电、电动汽车等领域，都具有非常广阔的应用前景。SiC MOSFET在各类动态过程中会出现各类物理变化的迟滞，从而发生由于内部结构与外电路的不匹配，或内部各结构之间的不匹配而引发的应力叠加，或瞬态失效问题。

特别的，在SiC MOSFET开关过程中，栅极在动态电电压应力作用下会造成的电特性参数退化，其中阈值电压漂移是最严重的。在栅极应力作用下的阈值电压漂移量产生的机理包含不同部分，包括由于SiC/SiO₂界面固有的界面缺陷导致的阈值电压漂移，由于栅氧层充电造成的阈值电压漂移，这些阈值电压漂移一部分在释放应力后可恢复，一部分是永久存在的退化。SiC MOSFET的动态栅偏试验是器件承受重复正负变换的栅电压，以使栅极界面及近界面缺陷发生的俘获和/或释放过程。当栅极电压在快速变换过程中，由于界面态或近界面陷阱的填充或释放速度并不足以响应外加偏置的切换速度，导致局部电场增强。氧化层在这个过程中会承受高于外加栅偏电压的应力，从而使得阈值电压相较于静态偏压漂移更大。栅氧层中由于电子和空穴的复合所产生的能量，也会破坏其附近的键合，导致缺陷的引入。动态栅偏试验验证的器件栅极可靠性问题是多种失效机理的复合，其中偏置应力与所施加偏置条件的高低电平值、频率、占空比、切换速度等参数有很大关系，从而影响了偏置试验的阈值电压的漂移。因此，在规定应力条件下进行阈值电压漂移程度的测试，是评估器件在实际应用中栅极可靠性的重要手段。

现有的SiC MOSFET动态栅偏试验方法并未完全从传统恒定应力可靠性试验方法中分离，在试验条件、方法以及参数等重要细节内容没有具体规范，从而影响对SiC MOSFET器件栅极可靠性的评估，本文件给出了适用于SiC MOSFET器件的动态栅偏试验方法。

碳化硅金属氧化物半导体场效应晶体管（SiC MOSFET） 动态栅偏（DGS）试验方法

1 范围

文件描述了碳化硅金属氧化物半导体场效应晶体管（SiC MOSFET）动态栅偏（DGS）试验方法。本文件适用于对SiC MOSFET分立器件和功率模块评估交流栅极应力下栅氧质量。

2 规范性引用文件

下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中，注日期的引用文件，仅该日期对应的版本适用于本文件；不注日期的引用文件，其最新版本（包括所有的修改单）适用于本文件。

GB/T 4586 半导体器件 分立器件第8部分 场效应晶体管

T/CASAS 021 碳化硅金属氧化物半导体场效应晶体管（SiC MOSFET）阈值电压测试方法

3 术语和定义

GB/T 4586界定的以及下列术语和定义适用于本文件。

3.1

动态栅偏 dynamic gate stress; DGS
栅源电压快速开通和关断偏置。

3.2

栅-源电压 gate-source voltage
 V_{GS}
器件的栅极和源极之间的电压。

3.3

栅极漏泄电流 gate leakage current
 I_{GSS}
栅极和源极之间的泄漏电流。

3.4

漏-源电压 drain-source voltage
 V_{DS}
器件的漏极和源极之间的电压。

3.5

栅-源阈值电压 gate-source threshold voltage
 $V_{GS(th)}$
漏极电流达到规定低值时的栅源电压。

3.6

栅-源阈值电压漂移 gate-source threshold voltage shift
 $\Delta V_{GS(th)}$
阈值电压从试验初始值到最终值的变化量。

3.7

栅极电压变化率 rate of change of gate voltage

dV_g/dt

栅极在高电压与低电压之间的变换速率。

4 原理

建议采用如图1所示的SiC MOSFET的动态栅偏试验电路。阈值电压测试电路可选用图2所示的阈值电压测试电路，或根据用户实际需求以及设备能力进行选择。

如图1所示，在对样品器件进行动态栅极电压应力施加过程中，高低变换的电压应力加在器件栅极和源极两端，此时漏极和源极短接。

如图2所示，单电压源扫描阈值电压测试方法¹⁾，测试电压源通过栅源极接入电路。测试方法可参考T/CASAS 021。




图1 动态栅偏试验电路图




图2 阈值电压测试电路（单电压源扫描法）

1) 测试方法可参考标准T/CASAS 021，此处单电压源阈值电压测试方法不做规定。

5 试验条件

相对湿度范围40 %~60 %，大气压86 kPa~106 kPa。

6 仪器设备

所使用的试验装置应能够提供和控制试验范围内的电压应力、温度和试验时长。试验装置的主要组成部分如下，见图3：




图3 动态栅偏试验装置的主要组成部分

- a) 动态栅压单元。动态栅偏试验通过使样品器件在重复高低变换的栅极电压下来驱动器件开关，动态栅压单元应能满足高低电压变换的频率、变化速率以及时长要求；
- b) 温度控制单元。应满足可设置试验过程中需要的样品器件工况温度条件，并维持此温度稳定时长与试验时长一致；
- c) 阈值电压测试单元²⁾。应满足在动态栅偏试验前后及过程中进行阈值电压在线监测的功能，并通过数据收集系统同步记录阈值电压测量值；
- d) 数据收集系统。能够记录相关的试验数据，包括温度、试验时间、电参数测试信息和结果。

7 样品

选择检验合格的SiC MOSFET分立器件和功率模块。

8 试验步骤


8.1 试验流程

动态栅偏试验方法是为了测试器件在高低切换的栅极应力下阈值电压漂移情况，并在试验过程中收集试验数据。首先，在试验前完成样品的电参数测试，根据试验样品的应用完成各个试验参数的选择，以栅偏循环次数确定实验时长时，在试验参数确定后，保证样品试验温度达到设定值。样品电路连接为试验电路 ($V_{DS}=0$ V) 即可开始试验。试验过程中，监测栅极电压偏置值以及开关频率等，直至试验完成设置循环。栅极偏置循环结束，进行阈值电压移位测试。

其中，进行阈值电压监测时，在试验开始前温度设置前后各完成一次室温及试验温度下的阈值电压原位测试，随后开始试验过程中的阈值电压原位监测。试验完成时，保持试验温度及降温后再各进行一次阈值电压原位测量。

试验流程图如图4所示。

2) 建议动态栅偏试验采用阈值电压测试单元进行阈值电压原位监测，不做强制规定。



注1：建议进行阈值电压原位监测；

注2：可以在常温下进行试验。

图4 试验流程图

8.2 初始值测量

测量样品的初始电参数，包括但不限于漏源漏电流 I_{DSS} 、栅源漏电流 I_{GSS} 、阈值电压 $V_{GS(th)}$ 、击穿电压 V_{BR} 、漏源极导通电阻 $R_{DS(on)}$ 。

8.3 施加应力

8.3.1 应力条件

试验栅极偏置电压等条件的选择应根据产品的规格手册，不应超过产品的最大额定值，同时以缩短试验时间为原则。

试验栅极开关频率、占空比建议根据样品实际应用条件，在参数条件范围内选择。栅偏循环可根据循环次数或者时间进行参数设置，设置的值与试验失效判定条件不冲突。试验温度如无特殊应用需求，建议设置为样品器件的最高结温和室温。进行阈值电压原位监测时，需要考虑进行监测的周期，以实际数据需求为主，原则上不能影响整体的试验时长和结果。各监控周期的测试方案应保持一致，如应同为高（低）电平后测试，保持相同测试延迟、相同预处理电压、相同预处理时间等。

表1 动态栅偏应力条件

参数	数值（功率模块）	数值（分立器件）
栅偏循环次数	$\geq 10^{11}$	$\geq 10^{11}$

参数	数值（功率模块）	数值（分立器件）
温度	a) $T_{J,\max}$; b) $25\text{ }^{\circ}\text{C} \pm 10\text{ }^{\circ}\text{C}$	a) $T_{J,\max}$; b) $25\text{ }^{\circ}\text{C} \pm 10\text{ }^{\circ}\text{C}$
栅压设置	$V_H = V_{GS,\max}$, $V_L = V_{GS,\min}$	$V_H = V_{GS,\max}$, $V_L = V_{GS,\min}$
漏源电压	$V_{DS}=0\text{ V}$ (栅偏试验时)	$V_{DS}=0\text{ V}$ (栅偏试验时)
开关频率	$25\text{ kHz} \leq f \leq 1\text{ MHz}$, 建议典型值 50 kHz , 100 kHz	$25\text{ kHz} \leq f \leq 2\text{ MHz}$, 建议典型值 100 kHz , 300 kHz , 500 kHz
占空比	$40\% \sim 60\%$	$40\% \sim 60\%$
栅极电压变化率	$dV_g/dt \geq 0.3\text{ V/ns}$, 且不低于应用 dV_g/dt 的1.2倍	$dV_g/dt \geq 1\text{ V/ns}$, 且不低于应用 dV_g/dt 的1.2倍
$V_{GS(th)}$ 监测周期	cycle/10 min (建议)	cycle/10 min (建议)

注1：循环次数 10^{11} 为最低要求，通常适用于工作频率小于 30 kHz ，累计工作时长小于 20000 h 应用。建议工作频率接近或高于 100 kHz 的应用，循环次数增加至 10^{12} ，或根据寿命要求制定，不做强制规定；

注2： $T_{J,\max}$ 及室温 $25\text{ }^{\circ}\text{C}$ 并没有明确的最恶劣条件区分，不同设计及工艺体现了不同的特性，因此为判定使用安全性应尽可能二者均做，但不做强制规定。

注3：这里的温度为结温 T_J ，因此工作频率设定需考虑温度漂移。

注4：推荐电压过冲 $\leq 0.5\text{ V}$ ，且振铃波形应逐渐收敛。

注5：建议使用高精度示波器（带宽 $\geq 1\text{ GHz}$ ）。

本试验中所有应用的电气参数均需在功率模块或分立器件电气端子连接处（最接近芯片位置侧）进行测量。

注：建议的测试参数源自典型应用工况，或是基于行业最佳实践制定。因此，栅源电压变化率 (dV_g/dt) 和 / 或最大开关频率 f 可能会受器件设计的限制（例如较大的漏源电容 C_{DS} ）。允许使用偏离上述标准的参数，但这些参数必须满足客户的需求，实际使用的测试参数必须记录在测试报告中。

8.3.2 应力波形

在对样品器件进行动态栅极电压应力施加过程中，栅极偏置电压的波形示意图如图5所示， V_H 、 V_L 为栅极偏置的高、低电压值， dV_H/dt 、 dV_L/dt 为偏置电压高低电压切换速率， $V_{H\text{-surge}}$ 、 $V_{L\text{-surge}}$ 为高低电压切换时的过冲值，推荐过冲不超过 0.5 V 。其中， $10\%*(V_H-V_L)$ 至 $90\%*(V_H-V_L)$ 的电压变化率为 dV_H/dt ， $90\%*(V_H-V_L)$ 至 $10\%*(V_H-V_L)$ 的电压变化率为 dV_L/dt 。




图5 栅极偏置电压波形示意图

8.4 撤除应力

撤除样品上的电应力和温度应力，进行中间测量或终点测量。

8.5 中间测量或终点测量

试验的栅极偏置电平高低（ V_H 、 V_L ）、开关频率、以及 dV/dt 在试验前后必须保持不变，直到试验结束。试验过程中对 I_{GSS} 进行监测。对阈值电压进行原位监控时，需满足在试验前后保持试验条件一致。

样品测量包括但不限于电参数测试，测量过程应按照产品的详细规范进行。

中间测量或终点测量包括但不限于漏源漏电流 I_{GSS} 、栅源漏电流 I_{GS} 、阈值电压 $V_{GS(th)}$ 、击穿电压 V_{BR} 、漏源极导通电阻 $R_{DS(on)}$ 。测试应按照产品的详细规范进行。中间测量或终点测量应在器件从规定试验条件下移出后的96 h内完成，如果中间测量或终点测量不能在规定的时间内完成，那么在完成试验后测量前，器件至少应追加200次相同条件的试验周期。

9 试验数据处理

失效判据应包括但不限于表2所示的参数，除阈值电压外其他参数的测试方法依据GB/T 4586，测试条件按照产品规范测试常温下的参数变化，其余静态参数如 V_{SD} 、 g_{fs} ，以及其它动静态参数等，可根据具体需求选择测试。

表2 动态栅偏试验的失效判据

参数	符号	失效判据 (相对于初始值的变化率)
漏-源极导通电压	$R_{DS(on)}$	20 %
击穿电压	V_{BR}	小于规范值
阈值电压	$V_{GS(th)}$	20 %
漏源漏电流	I_{DSS}	500 %；若初始值<10 nA，则试验后不超过50 nA
栅源漏电流	I_{GS}	500 %；若初始值<10 nA，则试验后不超过50 nA

注1：当明确发现阈值电压负漂移时，应对试验结果进行谨慎判断。
注2：对于 V_{BR} 测试，如有测试风险，可采用其规范值下的漏电测试代替。

10 试验报告

应提供一份试验报告，试验记录参见附录A，其中至少包括：

- a) 样品名称、编号；
- b) 试验偏置条件；
- c) 试验温度；
- d) 试验电压；
- e) 试验时间；
- f) $V_{GS(th)}$ 测量前预处理脉冲条件；
- g) 试验前后电参数变化；
- h) 本文件编号；
- i) 试验结果。

附录 A

(资料性)

SiC MOSFET 器件动态栅偏试验记录表

SiC MOSFET器件动态栅偏试验记录表如表A.1。

表A.1 动态栅偏测试试验表示例

产品名称 型号规格						组别														
检测项目						环境条件														
测试仪器仪表	型号: 					计量有效期														
	编号: 																			
检测依据 标准条款						样品数量														
试验条件及技 术要求	试验时间t (h)																			
	试验温度 (°C)																			
	栅极动态偏置电压 V_{GS} (V)																			
	开关频率f (Hz)																			
	占空比																			
	栅极电压变化率 dV_g/dt																			
	其余补充说明: 1. 2. ...																			
样品编号	测试结果																			
	试验前参数					试验后参数				已失效 (勾选)										
	I_{DSS}	I_{GSS}	$R_{DS(on)}$	$V_{GS(th)}$	V_{BR}	I_{DSS}	I_{GSS}	$R_{DS(on)}$	$V_{GS(th)}$	V_{BR}										
	1										<input type="checkbox"/>									
2											<input type="checkbox"/>									
3											<input type="checkbox"/>									
...											<input type="checkbox"/>									

参 考 文 献

- [1] GB/T 29332—2012 半导体器件 分立器件 第9部分：绝缘栅双极晶体管
- [2] AEC-Q101 Stress test qualification for discrete semiconductors
- [3] AQG 324 Qualification of Power Modules for Use in Power Electronics Converter Units in Motor Vehicles
- [4] IEC 60747-8—2010 Semiconductor devices—Discrete devices—Part 8: Field-effect transistors
- [5] JEP 183 SiC MOSFET Guidelines for measuring the threshold voltage (VT) of SiC MOSFETs
- [6] JEP 184 Guideline for evaluating Bias Temperature Instability of Silicon Carbide Metal-Oxide-Semiconductor Devices for Power Electronic Conversion
- [7] JEP 195 Guideline for Evaluating Gate Switching Instability of Silicon Carbide Metal-Oxide-Semiconductor Devices for Power Electronic Conversion