技术文章 - 正文
650V硅基GaN电力电子器件的可靠性研究 2022-03-08 13:14
参考文献： 李飞雨，650V硅基GaN电力电子器件的可靠性研究[D]，大连理工大学，2020
650 V应用等级的硅基GaN电力电子器件近年来发展迅速，有望广泛应用于消费类快速充电、无线通信等领域。大连理工大学李飞雨的硕士毕业论文对HEMT器件在高温、高压应用环境中面临的可靠性问题进行了针对性研究。
首先，文章针对应力下由介质层退化引起的器件阈值电压（Vth）漂移现象进行了研究。通过高温反偏（HTRB）应力测试，研究了器件Vth在高场应力下的退化过程与物理机制，发现电场通过引起栅介质层内原本被电子占据的陷阱发生去俘获过程，在陷阱内留下净正电荷，从而导致Vth负偏。通过高温恒流（HTSC）应力测试对热载流子注入引起的Vth漂移现象进行了研究，发现恒定热电流会通过热电子注入栅下介质层而引起Vth正偏。此外，文章提出了一种新的硬开关高温反偏（HS-HTRB）应力测试以研究硬开关中热电流脉冲引起的Vth漂移，发现该热电流脉冲在低温下通过碰撞电离引起器件Vth的轻微负偏，高温下通过热电子注入引起Vth正偏。进一步地，本文还对以上器件退化机制的温度相关性进行了研究。
其次，文章针对应力下由缓冲层深能级陷阱引起的器件Vth和导通电阻（Ron）退化进行了研究。通过对不同衬底偏置状态下的器件进行HTRB和HS-HTRB应力测试，研究了缓冲层深能级陷阱对器件Vth的影响，发现垂直应力引起的缓冲层电子注入会导致Vth正偏和亚阈摆幅（SS）退化。通过高温垂直应力测试，对不同电场方向下缓冲层陷阱电子俘获机制进行了分析。通过对器件进行不同温度下的垂直应力测试，对引起器件Ron退化的缓冲层深能级陷阱的激活能进行了计算，并通过对该组应力下器件垂直漏电途径进行研究，分析了器件外延结构中缺陷的类型与分布。
接着，文章对共源共栅（cascode）结构HEMT器件的失效机制进行了研究。通过对cascode器件结构的分析，提出了一种新的能够高效准确地判断应力后cascode器件具体失效位置的方法，将传统繁冗复杂的测试流程缩减至三步，极大地提高了失效分析效率。通过对cascode器件在不同温度下进行不同强度的HTRB应力测试，计算得到了引起cascode器件Ron退化的激活能，并发现随着应力电压的增加，器件内部的失效机制产生变化。
最后，文章对cascode器件进行了加速老化实验以及寿命预测。通过电压加速和温度加速两种实验方式，分别确定了器件的电压加速系数和老化失效的热激活能。通过对器件随时间的失效分布进行研究，判断了器件的失效阶段和失效规律，并对器件在使用条件下的寿命进行了预测。
以下为研究论文的节选
受制于外延技术和材料质量的限制，GaN基器件的发展在过去一段时间曾落后于SiC。近年来，随着外延技术迅速趋于成熟，如图1.2所示，2011年以来国内外己有多家机构可以生产可供650V功率器件商用的高质量的6寸Si基GaN外延片，价格也有所缓和，为氮化镓器件性能和可靠性的提升提供了可靠支撑。
对于高功率应用领域，衡量器件性能的重要指标是耐压和电阻。通常，器件的栅漏间距越大，击穿电压就越大，耐压能力越强，但是器件横向尺寸即沟道长度的增加会导致 Ron 的升高，因此需要在 Ron 和击穿电压的优化之间达到权衡，许多优值的计算可以用来衡量这一平衡标准。图1.3示给出了GaN、SiC和Si基器件的 Ron 和击穿电压性能分布图，可以看出，由于GaN材料本身的优势，GaN基器件的性能已经优高于Si基器件。
在功率器件领域，目前主流的器件设计仍采用横向结构。图1.4示展示了一个较为典型的GaN功率器件结构图，器件的外延结构自下而上由Si衬底、应力释放层（SRL）、缓冲层（buffer ）、本征层（UID-GaN）、AIGaN势垒层和栅介质层构成。为了实现高耐压操作，以及消除传统器件设计中常见的电流坍塌等效应，通常在栅极或源极进行多次介质外延和金属沉积，形成场板结构，弱化高压应用中栅极边沿尖峰电场对器件性能以及可靠性的影响。
目前，加拿大GaNSystems公司已经推出650V、60A、25mΩ的GaN器件，可用于车载充电器、DC-DC转换器、电动牵引逆变器和马达驱动等：还有小尺寸的650V、8A、225mΩ的GaN器件，目标用于AC适配器、电视电源、LED照明等。德国 Infineon 公司已经推出600V、31A、70mΩ的GaN器件，目标应用领域为服务器，通信，适配器，充电器和无线充电等。日本Panasonic公司开发了栅极注入晶体管（GIT），不仅实现了600V耐压的常关操作，还使器件的Ron得到改善，目标应用于混合动力和电动汽车的电源以及光伏逆变器等。美国Transphorm公司推出了具有良好可靠性的900V、34A、50mΩ以及650V、47A、35mΩ的GaN器件，主要目标用于太阳能驱动器、开关电源和逆变器等。国内的大连芯冠科技技有限公司也己经推出了900V、15A、180mΩ以及650V、38A、50mΩ的GaN功率器件。
在商业化应用市场逐渐扩大的背景下，以及应用场景具有高温、高压、过流的苛刻条件下，评估器件在高温高压和电流应力下的可靠性，确定器件的失效部位，分析器件的失效原因及失效机理，优化器件结构与外延设计，最终减少器件的失效率，提高器件的寿命变得尤为重要。
GaN功率器件可靠性的研究进展与意义
GaN HEMT器件性能的重要指标
对于功率器件，耐压和电阻是衡量器件性能的两个重要指标。此外，器件的导通电流与面积，也决定着器件的功率密度。在实际应用中，器件往往被偏置在高压环境下，沟道的通断操作以及大的导通电流和偏置电压，也会引起器件的结温上升。在高温高压下，器件的关态漏电流水平可能会影响到器件的寿命。器件的高压关态漏电流主要来自两个方面，一个是横向的沟道漏电流，另一个是垂直方向感应电势差引起的垂直漏电。漏电流的存在为器件内的缺陷输运了可被俘获的电子，会引起器件静态和动态特性的退化。较高水平漏电的长期存在还可能会引起时变击穿（TDDB）等问题。
器件阀值电压（Vth）的稳定性也是一个十分重要的课题。目前GaN功率器件主要有两类，一类是常开型器件，另一类是常关型器件。由于在非故意掺杂和调制的状态下，AlGaN/GaN异质结沟道内已经存在着高密度的二维电子气，因此在栅下未经势垒层刻蚀的器件呈常开状态。常关器件的获得需要通过额外的工艺对栅下沟道电子进行耗尽，常采用的办法有三种，分别是AIGaN势垒层刻蚀， p 型 GaN栅极和 F 离子注入。然而，由于低损伤刻蚀的难度较大， p 型 GaN 不能够承受较大的栅极耐压， F 离 子的注入难以取得稳定的栅下状态，单体高质量常关型器件的制备仍然面临较大的挑战。目前，通常采用常开 GaN HEMT与常关Si-MOSFET级联 cascode 器件的方式来实现常关操作。对于常开型 HEMT， Vth 的漂移可能会导致 Si-MOSFET 的击穿。
Ron的退化分为静态和动态。器件静态电阻的退化会导致输出功率的降低，而在开关操作和持续应力下，动态电阻的退化会直接引起器件输出电流和功率的偏移。除此之外，器件在一些极端环境如盐雾环境、高温环境和较大的电流电压偏置状态下的失效分布及寿命，也是衡量器件可靠性的重要标准。
影响器件可靠性的因素及其退化机理
如图1.5所示，影响器件可靠性的因素，可以粗略分为沟道上和沟道下两部分。对沟道上，主要是源、漏、栅电极以及势垒层和绝缘介质层的失效。其中，势垒层和介质层的界面可能会存在一些界面态，介质层内部也可能会存在一些外延中引入的可动离子，固定电荷等。在实际应用中，源极通常接地，栅极被偏置在一个正负30V以内的电压下，而漏极施加大范围的电压。
电流崩塌效应曾是GaNHEMT器件面临的一个常见的由界面态引起的可靠性问题。图1.6示给出了栅极附近的电流崩塌效应能带图与器件虚栅结构示意图。栅极电子在横向电场应力的作用下会向体内注入并沿界面向漏极一侧运动，由于AIGaN表面界面态的存在，这些从栅电极注入的电子被界面态俘获，在势垒层表面形成附加的负电荷分布。这些被俘获在表面的负电荷会将势垒层的电势抬高，相当于构成了一个虚拟的栅极，并对其下方沟道中的电子产生耗尽，导致耗尽区的横向扩展。由于虚栅引起的沟道电子耗尽，器件的开态电阻增大，饱和电流下降，该现象被称为电流崩塌效应。
虚栅的形成主要集中在栅漏之间靠近栅极的势垒层表面，这一位置分布有两个主要原因。第一点是因为，栅电极是形成虚栅的净负电荷的电子来源。而电子的注入、俘获和传输是在电场的作用下游栅至漏横向进行的。第二点是因为在一个较大的漏极电压应力下，势垒层处的横向电场分布并不是均匀的。电场的峰值集中分布在栅极靠近漏端的边缘，电场越强，栅极电荷的注入和界面陷阱俘获效应越显著。
场板的引入可以有效改善这一问题。即在器件势垒层的上方再进行一步或者多步介质层外延，并在介质层上沉积金属电极以作为场板，场板结构既可以与栅极相连接，也可以与源极相连接，连接的目的是让场板整体处于个固定且不高于栅极的电势。由于场板金属本身的高导电性，整个场板在横向都是等电势的，因此场板的存在会极大地弱化栅极靠近漏端边缘处的峰值电场，从而减少应力下栅极电子的注入和界面俘获，因此可以有效改善电流崩塌效应。由于场板结构的横向延伸，其边缘更加靠近漏极，因此场板的边缘会产生一个新的电场峰值。该峰值的大小由场板下方介质层的厚度、场板与漏电极之间的距离以及漏极－场板电势差共同决定。
图1.7给出了一个具有一层场板的常关型 MIS-HEMT 器件在100V和700V关态漏极电压下的电势和电场分布示意图。可以看出，当器件在关态，给漏端施加高压时，电场集中分布在栅漏之间的区域，而电场峰值主要降落在栅极靠近漏端的边缘和场板的边缘，随着漏极电压的增大，场板的分压逐渐增大且其边缘电场出现更大峰值。从图（c）和（d）可以看出，在电场作用下，纵向介质层的能带也被弯曲，界面态和体内陷阱会因此产生电子的去俘获，留下的正电荷会导致 Vth 和Ron 的漂移。当电场继续增大，可能还会产生栅极陷阱辅助电子隧穿，导致栅极泄漏电流的增大。在峰值电场的位置，被去俘获出来的电子以及被辅助隧穿的电子会被电场加速并发生碰撞电离。碰撞电离产生电子－空穴对，其中电子会在横向电场作用下被漏端收集，空穴被势垒限制在栅下，形成栅极漏电或者引起Vth漂移。高强度的碰撞电离甚至会直接导致介质层击穿。
图1.8给出了具有不同长度场板的 MIS-HEMT 器件在Vg = -10 V， V d = 600 V下的沟道电子浓度分布、沟道电势分布和沟道电场分布示意图。从图(a）可以看出，高压深共断状态下器件的耗尽区从栅极横向扩展至场板靠近漏极一侧，且场板下的沟道耗尽程度比栅下还要高。从图(c）可以发现，当器件处于高压深关断状态下，由于场板的分压，栅极靠近漏极一侧边缘的电场峰值显著降低。场板向漏极的延伸越长，其与漏极之间的距离越近，对电场的分担能力越强，对栅极边缘电场的降低作用越显著。这是由于场板的存在减缓了栅极边缘至漏极之间的电势变化，如图( c）所示。由于场板与栅极相连，因此具有相同的电势。沟道的耗尽程度由该处介质层的厚度和场板与沟道之闻的电势差共同决定，电势差越大，介质层越薄，栅和场板电极对其下方沟道电子的控制能力越强。由于在高压深关断状态时场板下的电势差与介质层厚度之比大于栅电极下，因此场板下的沟道表现出更强的耗尽。
图1.9给出了具有不同场板介质层厚度的 MIS-HEMT 器件在 Vg = -10 V，Vd = 600 V 下的沟道电子浓度分布、沟道电势分布和沟道电场分布示意图。可以看出，随着场板下方介质层的增厚，场板电极与沟道的距离变远，其对沟道电势变化的平缓作用减弱，对栅极靠近漏端边缘的电场峰值降低作用变小。随之场板下方介质层增厚引起场板对沟道控制能力的降低，场板下沟道在高压深关断时的耗尽程度减弱。
已有许多报道通过偏置温度不稳定性（BTI）测试证明了 Vth漂移与栅下的陷阱分布有关。Dalcanale 等人通过高温反向偏压（HTRB）应力测试研究了器件在高压应用下的Vth稳定性，观察到在 HTRB 应力下Vth出现负向偏移，认为这是由于电子从位于栅极绝缘介质层内部或者介质层和势垒层界面处的陷阱中去俘获导致的。此外，陷阱对电荷的输运引起的漏电还可能导致TDDB 。
当器件处于半导通状态，即沟道半开启，此时沟道中已经存在一定浓度的自由电子，在横向高电场的加速下，沟道电子获得高于热平衡时的动能成为热电子，热电子在沟道内进行碰撞倍增，与晶格间的碰撞散射也变大。高能热电子可能会在AIGaN/GaN界面产生新的缺陷和界面态，甚至越过势垒，注入到介质层内部。引起 Vth的漂移、开关特性的退化以及Ron的增大。
对沟道下的部分，热电子的注入会引起体内漏电流的升高，注入到GaN层中的热电子同样会耗尽沟道电子，引起输出特性的退化。此外，为了提高器件的垂直耐压，在外延过程中对buffer层进行了大量的掺杂，这些受主杂质具有较高的电离能，电离率低，导致buffer层中存在大量的未电离受主杂质。当器件被偏置在高漏压下，衬底会产生感应电势，导致器件会承受较大的垂直方向电压降。无论是从沟道向下注入的电子，还是从导电硅片衬底向上注入的电子，都会被束缚在buffer层的深能级缺陷上，并且短时间内较难去俘获完成恢复。这些随时间不断注入并被束缚在buffer层内的电子对沟道产生耗尽，导致器件动态电阻的退化。如果横向电压继续增大，还可能发生体内穿通。
在之前的报道中，对Ron退化原因的研究主要集中在于buffer层有关的陷阱能级上。 Bisi等人通过实验发现，高压应力下Ron的退化主要是由于栅漏之间有源区内的陷阱俘获电子所引起的，应力温度越高、电压（电场）越大， 源区内俘获的电子越多，其引起的Ron 退化越大。Moens和Meneghini等人通过关态电压应力的垂直电压应力测试分别研究了势垒层表面和漏极侧buffer层对Ron的影响，结果表明被俘获在buffer层中的电子会导致Ron较大且快速的升高，而势垒层表面诱导的Ron升高则显示出较长的指数分布拉伸。Ruzzarin等人通过HTSC应力测试发现了热电子注入栅漏之间有源 区的证据，并且其诱导的Ron升高与温度呈负相关。Chou等人将器件在关态和半开态进行了应力测试，通过在器件半开态应力下出现的新的俘获峰，证明了与热电子有关的俘获机制的存在。Yang等人通过仿真得出，在硬开关过程中电流脉冲引入的热电子将被捕获在势垒层表面上并使得器件Ron增大。
评估器件可靠性的测试手段
对于电压或温度应力引起的器件输出特性退化，常采用应力脉冲测试方法，即在一 段时间（通常1000s左右）的应力中插入几个很短的测试脉冲，捕捉器件在应力过程中输出或转移特性的动态变化，比如动态Ron，动态Vth和动态漏电等。
除此之外，为了统计器件在应力下随时间的失效模式、失效率和寿命，会在不同的应力环境下对器件进行老化测试，直至器件失效，大批量测试的结果具有统计学意义。常见的测试有高温反偏应力测试（HTRB），高温恒流应力测试（HTSC），高温栅压应力测试（HTGB），高压力日速的温度和湿度测试（HAST），静电放电测试（ESD），温度循环测试（TC），功率循环测试（PC）等。
650 V应用等级的硅基GaN电力电子器件近年来发展迅速，有望广泛应用于消费类快速充电、无线通信等领域。大连理工大学李飞雨的硕士毕业论文对HEMT器件在高温、高压应用环境中面临的可靠性问题进行了针对性研究。
首先，文章针对应力下由介质层退化引起的器件阈值电压（Vth）漂移现象进行了研究。通过高温反偏（HTRB）应力测试，研究了器件Vth在高场应力下的退化过程与物理机制，发现电场通过引起栅介质层内原本被电子占据的陷阱发生去俘获过程，在陷阱内留下净正电荷，从而导致Vth负偏。通过高温恒流（HTSC）应力测试对热载流子注入引起的Vth漂移现象进行了研究，发现恒定热电流会通过热电子注入栅下介质层而引起Vth正偏。此外，文章提出了一种新的硬开关高温反偏（HS-HTRB）应力测试以研究硬开关中热电流脉冲引起的Vth漂移，发现该热电流脉冲在低温下通过碰撞电离引起器件Vth的轻微负偏，高温下通过热电子注入引起Vth正偏。进一步地，本文还对以上器件退化机制的温度相关性进行了研究。
其次，文章针对应力下由缓冲层深能级陷阱引起的器件Vth和导通电阻（Ron）退化进行了研究。通过对不同衬底偏置状态下的器件进行HTRB和HS-HTRB应力测试，研究了缓冲层深能级陷阱对器件Vth的影响，发现垂直应力引起的缓冲层电子注入会导致Vth正偏和亚阈摆幅（SS）退化。通过高温垂直应力测试，对不同电场方向下缓冲层陷阱电子俘获机制进行了分析。通过对器件进行不同温度下的垂直应力测试，对引起器件Ron退化的缓冲层深能级陷阱的激活能进行了计算，并通过对该组应力下器件垂直漏电途径进行研究，分析了器件外延结构中缺陷的类型与分布。
接着，文章对共源共栅（cascode）结构HEMT器件的失效机制进行了研究。通过对cascode器件结构的分析，提出了一种新的能够高效准确地判断应力后cascode器件具体失效位置的方法，将传统繁冗复杂的测试流程缩减至三步，极大地提高了失效分析效率。通过对cascode器件在不同温度下进行不同强度的HTRB应力测试，计算得到了引起cascode器件Ron退化的激活能，并发现随着应力电压的增加，器件内部的失效机制产生变化。
最后，文章对cascode器件进行了加速老化实验以及寿命预测。通过电压加速和温度加速两种实验方式，分别确定了器件的电压加速系数和老化失效的热激活能。通过对器件随时间的失效分布进行研究，判断了器件的失效阶段和失效规律，并对器件在使用条件下的寿命进行了预测。
以下为研究论文的节选
受制于外延技术和材料质量的限制，GaN基器件的发展在过去一段时间曾落后于SiC。近年来，随着外延技术迅速趋于成熟，如图1.2所示，2011年以来国内外己有多家机构可以生产可供650V功率器件商用的高质量的6寸Si基GaN外延片，价格也有所缓和，为氮化镓器件性能和可靠性的提升提供了可靠支撑。
目前，加拿大GaNSystems公司已经推出650V、60A、25mΩ的GaN器件，可用于车载充电器、DC-DC转换器、电动牵引逆变器和马达驱动等：还有小尺寸的650V、8A、225mΩ的GaN器件，目标用于AC适配器、电视电源、LED照明等。德国 Infineon 公司已经推出600V、31A、70mΩ的GaN器件，目标应用领域为服务器，通信，适配器，充电器和无线充电等。日本Panasonic公司开发了栅极注入晶体管（GIT），不仅实现了600V耐压的常关操作，还使器件的Ron得到改善，目标应用于混合动力和电动汽车的电源以及光伏逆变器等。美国Transphorm公司推出了具有良好可靠性的900V、34A、50mΩ以及650V、47A、35mΩ的GaN器件，主要目标用于太阳能驱动器、开关电源和逆变器等。国内的大连芯冠科技技有限公司也己经推出了900V、15A、180mΩ以及650V、38A、50mΩ的GaN功率器件。
在商业化应用市场逐渐扩大的背景下，以及应用场景具有高温、高压、过流的苛刻条件下，评估器件在高温高压和电流应力下的可靠性，确定器件的失效部位，分析器件的失效原因及失效机理，优化器件结构与外延设计，最终减少器件的失效率，提高器件的寿命变得尤为重要。
GaN功率器件可靠性的研究进展与意义
GaN HEMT器件性能的重要指标
对于功率器件，耐压和电阻是衡量器件性能的两个重要指标。此外，器件的导通电流与面积，也决定着器件的功率密度。在实际应用中，器件往往被偏置在高压环境下，沟道的通断操作以及大的导通电流和偏置电压，也会引起器件的结温上升。在高温高压下，器件的关态漏电流水平可能会影响到器件的寿命。器件的高压关态漏电流主要来自两个方面，一个是横向的沟道漏电流，另一个是垂直方向感应电势差引起的垂直漏电。漏电流的存在为器件内的缺陷输运了可被俘获的电子，会引起器件静态和动态特性的退化。较高水平漏电的长期存在还可能会引起时变击穿（TDDB）等问题。
器件阀值电压（Vth）的稳定性也是一个十分重要的课题。目前GaN功率器件主要有两类，一类是常开型器件，另一类是常关型器件。由于在非故意掺杂和调制的状态下，AlGaN/GaN异质结沟道内已经存在着高密度的二维电子气，因此在栅下未经势垒层刻蚀的器件呈常开状态。常关器件的获得需要通过额外的工艺对栅下沟道电子进行耗尽，常采用的办法有三种，分别是AIGaN势垒层刻蚀， p 型 GaN栅极和 F 离子注入。然而，由于低损伤刻蚀的难度较大， p 型 GaN 不能够承受较大的栅极耐压， F 离 子的注入难以取得稳定的栅下状态，单体高质量常关型器件的制备仍然面临较大的挑战。目前，通常采用常开 GaN HEMT与常关Si-MOSFET级联 cascode 器件的方式来实现常关操作。对于常开型 HEMT， Vth 的漂移可能会导致 Si-MOSFET 的击穿。
Ron的退化分为静态和动态。器件静态电阻的退化会导致输出功率的降低，而在开关操作和持续应力下，动态电阻的退化会直接引起器件输出电流和功率的偏移。除此之外，器件在一些极端环境如盐雾环境、高温环境和较大的电流电压偏置状态下的失效分布及寿命，也是衡量器件可靠性的重要标准。
影响器件可靠性的因素及其退化机理
电流崩塌效应曾是GaNHEMT器件面临的一个常见的由界面态引起的可靠性问题。图1.6示给出了栅极附近的电流崩塌效应能带图与器件虚栅结构示意图。栅极电子在横向电场应力的作用下会向体内注入并沿界面向漏极一侧运动，由于AIGaN表面界面态的存在，这些从栅电极注入的电子被界面态俘获，在势垒层表面形成附加的负电荷分布。这些被俘获在表面的负电荷会将势垒层的电势抬高，相当于构成了一个虚拟的栅极，并对其下方沟道中的电子产生耗尽，导致耗尽区的横向扩展。由于虚栅引起的沟道电子耗尽，器件的开态电阻增大，饱和电流下降，该现象被称为电流崩塌效应。
虚栅的形成主要集中在栅漏之间靠近栅极的势垒层表面，这一位置分布有两个主要原因。第一点是因为，栅电极是形成虚栅的净负电荷的电子来源。而电子的注入、俘获和传输是在电场的作用下游栅至漏横向进行的。第二点是因为在一个较大的漏极电压应力下，势垒层处的横向电场分布并不是均匀的。电场的峰值集中分布在栅极靠近漏端的边缘，电场越强，栅极电荷的注入和界面陷阱俘获效应越显著。
已有许多报道通过偏置温度不稳定性（BTI）测试证明了 Vth漂移与栅下的陷阱分布有关。Dalcanale 等人通过高温反向偏压（HTRB）应力测试研究了器件在高压应用下的Vth稳定性，观察到在 HTRB 应力下Vth出现负向偏移，认为这是由于电子从位于栅极绝缘介质层内部或者介质层和势垒层界面处的陷阱中去俘获导致的。此外，陷阱对电荷的输运引起的漏电还可能导致TDDB 。
当器件处于半导通状态，即沟道半开启，此时沟道中已经存在一定浓度的自由电子，在横向高电场的加速下，沟道电子获得高于热平衡时的动能成为热电子，热电子在沟道内进行碰撞倍增，与晶格间的碰撞散射也变大。高能热电子可能会在AIGaN/GaN界面产生新的缺陷和界面态，甚至越过势垒，注入到介质层内部。引起 Vth的漂移、开关特性的退化以及Ron的增大。
对沟道下的部分，热电子的注入会引起体内漏电流的升高，注入到GaN层中的热电子同样会耗尽沟道电子，引起输出特性的退化。此外，为了提高器件的垂直耐压，在外延过程中对buffer层进行了大量的掺杂，这些受主杂质具有较高的电离能，电离率低，导致buffer层中存在大量的未电离受主杂质。当器件被偏置在高漏压下，衬底会产生感应电势，导致器件会承受较大的垂直方向电压降。无论是从沟道向下注入的电子，还是从导电硅片衬底向上注入的电子，都会被束缚在buffer层的深能级缺陷上，并且短时间内较难去俘获完成恢复。这些随时间不断注入并被束缚在buffer层内的电子对沟道产生耗尽，导致器件动态电阻的退化。如果横向电压继续增大，还可能发生体内穿通。
在之前的报道中，对Ron退化原因的研究主要集中在于buffer层有关的陷阱能级上。 Bisi等人通过实验发现，高压应力下Ron的退化主要是由于栅漏之间有源区内的陷阱俘获电子所引起的，应力温度越高、电压（电场）越大， 源区内俘获的电子越多，其引起的Ron 退化越大。Moens和Meneghini等人通过关态电压应力的垂直电压应力测试分别研究了势垒层表面和漏极侧buffer层对Ron的影响，结果表明被俘获在buffer层中的电子会导致Ron较大且快速的升高，而势垒层表面诱导的Ron升高则显示出较长的指数分布拉伸。Ruzzarin等人通过HTSC应力测试发现了热电子注入栅漏之间有源 区的证据，并且其诱导的Ron升高与温度呈负相关。Chou等人将器件在关态和半开态进行了应力测试，通过在器件半开态应力下出现的新的俘获峰，证明了与热电子有关的俘获机制的存在。Yang等人通过仿真得出，在硬开关过程中电流脉冲引入的热电子将被捕获在势垒层表面上并使得器件Ron增大。
评估器件可靠性的测试手段
对于电压或温度应力引起的器件输出特性退化，常采用应力脉冲测试方法，即在一 段时间（通常1000s左右）的应力中插入几个很短的测试脉冲，捕捉器件在应力过程中输出或转移特性的动态变化，比如动态Ron，动态Vth和动态漏电等。
除此之外，为了统计器件在应力下随时间的失效模式、失效率和寿命，会在不同的应力环境下对器件进行老化测试，直至器件失效，大批量测试的结果具有统计学意义。常见的测试有高温反偏应力测试（HTRB），高温恒流应力测试（HTSC），高温栅压应力测试（HTGB），高压力日速的温度和湿度测试（HAST），静电放电测试（ESD），温度循环测试（TC），功率循环测试（PC）等。
